En un circuito lógico, tengo un vector de datos de 8 bits que se alimenta a un ECC IC para el cual se supone que debo desarrollar la lógica y que contiene un vector de 5 bits de paridad. Mi primer paso para desarrollar la lógica (con puertas lóg...
Estoy tratando de entender cómo funcionan los circuitos básicos TIE HIGH y TIE LOW que se basan en MOSFETs conectados a diodos, seguidos de un levantamiento de PMOS o NMOS para TIEHI / TIELO, ¿por consiguiente?
¿Cómo se enciende el transistor...
digamos que 9 (1001) bcd se dan tanto como Addened como Augend, por lo que la suma binaria es 10010, por lo que se necesita corrección y 6 (0110) se agrega a la suma binaria, el resultado es 18 (0001 1000) requiere 8 bits, pero la salida d...
Para este circuito RTL (inversor RTL con pull-up activo):
Ellibrodetextodicequeenelestadoaltodesalida,Qpestáensaturaciónyelcircuitoseveasí:
Me pregunto cómo es esto posible.
$$ Rcp = Rc / 10 $$ y generalmente $$ R_B > R_C $$ por lo que...
Está bien, tenga otro en el que el manual de soluciones sea vago.
Tengo que reducir \ $ f = (x1 + x3 + x4) (x1 + x2 '+ x3) (x1 + x2' + x3 '+ x4) \ $. Sin embargo, justo en el primer paso, la solución hace algo que no entiendo.
Van a \ $ (x...
Bien, estoy trabajando en un problema de síntesis que no tiene mucho sentido. Empiezo con la ecuación \ $ f = x_1x_2'x_3 '+ x_1x_2x_4 + x_1x_2'x_3x_4' \ $ y tengo que reducirla pero sigo avanzando en bucles. Probé la solución de la solución del...
En mi proyecto de electrónica digital necesito calcular el producto de punto de dos vectores a y b (256 longitudes de cada uno). Siguiendo el concepto básico, necesito calcular \ $ \ sum_ {k = 1} ^ {256} a_kb_k \ $. Cada elemento de los vect...
En mi libro de texto, han dado algunas aplicaciones de códigos de gris.
Un uso principal del código gris es en los mapas de Karnaugh.
Aquí se utilizan códigos grises. pero ¿por qué el equivalente decimal del código binario se escribe en esa...
Soy nuevo y noob en diseño lógico digital. Mi maestra me da un escenario y pide circuito. Hice un circuito aquí .
Restricciones
Utilice solo puertas AND AND y OR con dos entradas
Escenario
La UIT anuncia un programa de becas para...
Estoy creando un diseño utilizando el FPGA de la serie Altera Stratix V GX. Para la comunicación del dispositivo host estamos utilizando la interfaz PCIe x8.
La interfaz en sí misma ocupa 3,058 ALM (de los 234,720 disponibles).
Con 1 copia...