Preguntas con etiqueta 'ddr2'

2
respuestas

DDR2-SDRAM Métodos de terminación: pasivo vs. activo

para un proyecto que estoy diseñando Actualmente estoy usando una simple terminación de resistencia paralela en las trazas DDR2. Pero me pregunto, ¿cuál es la ventaja de usar un regulador de voltaje con terminación en serie? ¿BOM menor / cos...
1
respuesta

¿Cuál es el error más frecuente en la memoria DDR?

esto se trata de la corrupción de datos de la memoria DDR y no de la dirección de STUCK o las líneas de datos. Si tenemos un buen DDR sin problemas de memoria y realizamos muchas escrituras y lecturas, ¿qué tipo de error es más prominente? 0...
1
respuesta

¿Necesito controlar la impedancia de rastreo para la memoria DDR2?

Voy a intentar conectar el chip DDR2 de 8 bits de baja velocidad al FPGA, y tengo algunas preguntas cruciales para que funcione :-) 3) ¿Qué pasa con la impedancia controlada de las trazas de PCB? ¿Por qué es importante? ¿Qué sucederá si solo...
1
respuesta

error de direccionamiento de memoria DDR2

Tengo un tablero basado en Freescale MPC8640 con 4 chips Micron DDR2 de densidad 128Mx16 (total de 1GB) adjunto. La memoria se ha asignado a un rango de direcciones de 0x0000_0000 a 0x3FFF_FFFF. Al probar la memoria, encontramos que la "prueba d...
3
respuestas

Sugerencia de computadora de placa única (SBC) para interactuar con DMA

Estoy asumiendo un proyecto en el que un Spartan 6 FPGA proporciona la interfaz entre un ADC y un chip de memoria DDR2. El FPGA toma datos de 16 bits del ADC y los almacena en la RAM a una velocidad de 28MHz. Tengo la opción de hacer que el c...
0
respuestas

DDR2 y DDR3 ODT y ZQ calibración

¿Alguien puede explicar cuál es la diferencia en la técnica ODT y ZQ utilizada en DDR2 y DDR3? ¿Qué método es muy útil para la terminación DDR2? ¿ODT o terminación paralela externa? Saludos, M.Arun kumar     
0
respuestas

¿Puedo usar un módulo de memoria DDR2 / DDR3 de 64/72 bits de tamaño completo con controlador de hardware CycloneV de 24 + 24 bits?

Estoy pensando en usar Cyclone V FPGA y su controlador de memoria de hardware: Hay un documento del "Controlador de memoria multipuerto FPGA Cyclone V" de Altera: enlace    Ancho de memoria configurable de 8, 16, 24, 32 y 40 bits...
1
respuesta

Desacoplamiento / derivación DDR2 - ¿100nF o 10nF?

Estoy un poco confundido al decidir el condensador de desacoplamiento / bypass para los pines de la fuente de alimentación DDR2. Algunas recomendaciones mencionan el uso de 100nF y algunas mencionan el uso de 10nF. Sé que una capacitancia más ba...
1
respuesta

Memoria DDRx: ¿Reloj de memoria frente a E / S Bus de reloj?

Al referirme a las memorias DDR / DDR2 / DDR3 / DDR4, no puedo entender la diferencia entre el reloj de memoria y el reloj de E / S. Según: enlace DDR-200 - Reloj de memoria = 100 MHz, Reloj de bus de E / S = 100 MHz; DDR2-800 - Reloj d...
2
respuestas

DDR de terminación de serie

Estaba revisando algunas notas de aplicación para la colocación de la terminación de la serie de DDR y encontré que debía ubicarse cerca del procesador. Pero si no estoy equivocado, la resistencia de terminación se coloca para que coincida co...