Preguntas con etiqueta 'clock'

3
respuestas

Dado un pestillo SR cerrado, ¿Cómo puedo hacer que sea un pestillo SR bloqueado dominante?

Otra pregunta extraña en mi libro de lógica digital. No define específicamente el conjunto dominante o el reinicio dominante, ni muestra cómo usarlos en la práctica con diagramas de circuito de dibujo. He leído y releído los capítulos y no espec...
1
respuesta

¿Qué CI debo usar para hacer un reloj binario?

Estoy deseando hacer un reloj binario. Muchos de los esquemas que he encontrado son para Arduinos o Raspberry Pi. Por mucho que aprecie el uso de minicontroladores, no quiero hacer eso para este proyecto. No quiero apoyarme en ningún conocimi...
2
respuestas

pregunta sobre la tubería

Estoy teniendo problemas con esta pregunta.    Suponga que hay una tubería de 5 etapas y un tiempo de reloj de 200 picosegundos.       ¿cuál es el tiempo requerido para ejecutar una instrucción?    asumiendo que la tubería se mantiene llen...
1
respuesta

8284 Onda de salida del generador de reloj

Estoy intentando construir mi propia computadora 8086. (Lo sé, genial, ¿verdad?) Pero para no confundirte, esta publicación se enfoca solo en el 8284A. Hemos comenzado a cubrir el chip Intel 8086 en mi clase de microprocesador, pero desafortunad...
1
respuesta

¿Fuente de marca de hora PCI-Express que se puede usar en Windows?

Necesito hacer algunas mediciones de tiempo precisas y debo tener acceso a una fuente de tiempo / marca de tiempo asequible / barata y algo más confiable que la que está integrada en Windows / CPU. Necesito leer los valores de marca de hora d...
1
respuesta

Generador del sistema: ¿Cómo saber cuántos ciclos de reloj se necesitan para mi bloque FFT?

¿Me gustaría saber cuántos ciclos de reloj requiere FFTv4_1? ¿Alguien sabe cómo determinar los ciclos de reloj requeridos? Estoy usando la versión de System Generator 9.2i. ¡Muchas gracias!     
1
respuesta

¿Restricciones de tiempo para los relojes de muestra central generados reenviados?

Descripción del problema Estoy tratando de descubrir la forma "correcta" de restringir (en formato .xdc - esto es en Vivado) un reloj sincronizado de fuente reenviado que se genera (por división) del reloj del sistema y se realiza un muestr...
0
respuestas

Resistencia de temporización diferencial y opciones de capacitores

Estoy trabajando para generar una señal de reloj diferencial de 2MHz para un chip DDS. Recibí un PCB con un diseño que no estoy seguro de que funcione o qué pensé detrás. Si alguien pudiera ayudar con lo que creo que está pasando y con lo que de...
1
respuesta

ciclos de reloj de la CPU necesarios para ejecutar el siguiente inx?

Considere la siguiente ruta de datos de una CPU simple sin canalización. Los registros A, B, A1, A2, MDR, el bus y la ALU tienen un ancho de 8 bits. SP y MAR son registros de 16 bits. El MUX es de tamaño 8 × (2: 1) y el DEMUX es de tamaño 8 × (1...
0
respuestas

LVDS CLK ¿La entrada es apropiada aquí?

Estoy trabajando con un MCP37231 / 21-200 que requiere una entrada diferencial para el reloj. Necesito saber si puedo usar una entrada LVDS para manejar mi reloj. Se especifica que el reloj de salida tiene capacidades LVDS, pero el reloj de entr...