¿Cuál sería el término correcto para una entrada de reloj que no está hecha para oscilar per se?
En un intento de permitir solo que la entrada A tenga algún efecto en un circuito en el momento que se elija, Y se podría Y con otra entrada B...
Leí en las diapositivas de la clase de un curso VLSI que la sincronización del reloj también puede llevar a una disminución del tamaño del área de chips. A mi entender, el ajuste de reloj disminuye el tamaño del chip, ya que esta técnica requier...
Para una implementación lógica simple de la sincronización de reloj usé BUFGCE. Cuando pasé por los esquemas noté que la lógica se implementa utilizando FDCE. Pero no se usan CE de FDCE. Mi pregunta es por qué BUFGCE no se optimizó utilizando CE...
Estoy trabajando con VHDL para los FPGA de Xilinx y estoy tratando de crear algunos componentes jerárquicos. Al crear una instancia de un componente B dentro de otro componente A, ¿qué clk se espera que pase al componente B, una referencia direc...
Quería saber por los procesadores modernos, ¿cuáles son las cantidades típicas de sobrecarga de energía de conmutación y sobrecarga de tiempo de conmutación, para pasar del modo inactivo de la CPU al modo de suspensión profunda y volver al modo...