Leí en las diapositivas de la clase de un curso VLSI que la sincronización del reloj también puede llevar a una disminución del tamaño del área de chips. A mi entender, el ajuste de reloj disminuye el tamaño del chip, ya que esta técnica requiere un FF + y una puerta adicionales.
Área de disminución de la sincronización del reloj
1
pregunta who93
1 respuesta
3
Si no hay reloj, se utiliza un MUX de realimentación para mantener la salida igual si la habilitación es baja. Uno para cada FF.
Con la sincronización del reloj, todos pueden ser reemplazados por una puerta AND.
Además, la sincronización del reloj significa una potencia más baja, lo que significa una red eléctrica más pequeña y más delgada.
El siguiente diagrama es una ilustración de la diferencia.
No sé de dónde viene tu "FF adicional".
respondido por el Oldfart
Lea otras preguntas en las etiquetas vlsi clock-gating