He diseñado un multiplicador de 8 bits en Verilog que requiere un máximo de 8 ciclos de reloj para dar el producto. También he codificado un sumador de 16 bits basado en lógica combinacional. Ahora quiero integrar los dos para hacer un acumulado...
En mi libro de texto, los retrasos de la puerta para el sumador de la ondulación de n bits se dan como \ $ 2n \ $ para \ $ c_n \ $ bits y \ $ 2n-1 \ $ para \ $ s_n-1 \ $ para el circuito como se muestra a continuación:
Pero,paraunsumadorde4bi...
Estoy trabajando en un módulo de baja frecuencia de 30 khz que necesita un consumo de energía ultra bajo. El problema es que la investigación se centra en mejorar el rendimiento de los sumadores y multiplicadores y no se centra en el consumo de...
Estoy tratando de enseñarme el concepto de sumadores (medio y completo) de Wikipedia y am un poco confundido.
¿Debo usar tanto los sumadores medios como los sumadores completos para realizar la adición de múltiples bits? ¿Cómo los combino?...
Tengo un problema de diseño en VHDL con un sumador en serie.
El diagrama de bloques está tomado de un libro.
Yaquenotengolasuficienteexperienciaendiseñoconreloj(exceptoenalgunoscasosdetonteríasqueheencontradoenlaweb,ydemanerasimilarenunregis...
para poder explicar cómo se podría implementar un sumador de múltiples operadores segmentado, mi libro muestra la imagen que se muestra a continuación. La idea es utilizar tres sumadores con tubería de 4 etapas.
Sin embargo, traté de hacer un si...
Estoy practicando en el diseño de unidades vhdl con algún algoritmo aritmético de computadora "complejo".
Acabo de implementar la siguiente unidad CLA a continuación.
Estoyleyendo esto libro , página sección 6.3 página 97, deseo implementar...
Estoy un poco atascado con el concepto de sumador de acarreo con vista así que me gustaría compararlo con otro concepto con el que estoy más familiarizado: el sumador de ondulación de ondulación. Estoy tratando de hacer una comparación matemátic...
Se supone que debo diseñar un sumador de acarreo anticipado con ...
bits de bandera de entrada
E (Habilitar)
S (Resta)
Salida
La suma habitual & llevar a cabo
O (Desbordamiento)
N (Negativo)
Z (cero)
Pero la pregunta...
Sabemos que para convertir sin signo a firmado (precisamente, quiero convertir un binario puro en número de CA2) debemos negar la suma del número sin firmar, luego, 1. En VHDL puedo implementar un inversor y un sumador que administra El acarreo....