Sumadores y multiplicadores de potencia ultra baja

2

Estoy trabajando en un módulo de baja frecuencia de 30 khz que necesita un consumo de energía ultra bajo. El problema es que la investigación se centra en mejorar el rendimiento de los sumadores y multiplicadores y no se centra en el consumo de energía.

¿Podría alguien decirme cuáles son las mejores arquitecturas para que los multiplicadores y sumadores tengan el menor consumo de energía en nW?

Permítame hacer mi pregunta de otra forma: ¿Cuál es la arquitectura del sumador y el multiplicador que logra el menor consumo de energía para poder construirlos utilizando vhdl, sabiendo que el retraso no es un problema importante?

    
pregunta me too

2 respuestas

2

Intenta buscar en la lógica serial de bits. Es lento, pero pequeño y, por lo tanto, el uso instantáneo de energía sería bajo.

    
respondido por el Philippe
0

Independientemente de la velocidad de reloj, está pidiendo unas decenas de nanoamperios de corriente de fuga. Esto será difícil de lograr en la práctica. Pensaría que desearía utilizar CMOS con umbrales altos para evitar fugas por debajo del umbral, pero no estoy seguro de que pueda obtener la corriente de fuga de entrada hasta el rango de nanoamperios. En lo que respecta a VHDL, debe intentar minimizar el número de transistores y la actividad de conmutación en el circuito.

    
respondido por el Joe Hass

Lea otras preguntas en las etiquetas