Se supone que debo diseñar un sumador de acarreo anticipado con ...
bits de bandera de entrada
- E (Habilitar)
- S (Resta)
Salida
- La suma habitual & llevar a cabo
- O (Desbordamiento)
- N (Negativo)
- Z (cero)
Pero la pregunta es vaga ... Dice si
- E = 0, S = 1, restar
- E = 0, S = 0, hacer adición
- entonces si E = 1? ¿Qué debo hacer? ¿Qué hacen los circuitos habituales? Supongo que si 0 está habilitado, 1 está deshabilitado, luego puse todas las salidas 0?
-
Para el bit de desbordamiento, supongo que a continuación, donde \ $ C_ {in}, C_ {out} \ $ son transferidos dentro / fuera de MSB / Sign Bit y \ $ S \ $ es restar bit. La primera mitad comprueba si Cin es diferente de Cout (de MSB), al realizar la resta. Y la 2da mitad comprueba si hay una realización al hacer la adición. ¿Mi implementación es correcta?
-
Para el bit negativo también compruebo si hago restas usando \ $ S \ cdot MSB \ $?