Cómo calcular los retrasos de la compuerta en los Adders normales y los Adders de Look-Up de Carry

2

En mi libro de texto, los retrasos de la puerta para el sumador de la ondulación de n bits se dan como \ $ 2n \ $ para \ $ c_n \ $ bits y \ $ 2n-1 \ $ para \ $ s_n-1 \ $ para el circuito como se muestra a continuación:

Pero,paraunsumadorde4bitsdeavance,elsumadortiene3retrasosdepuertaparatodoslosbitsdecargay4retardosdepuertaparatodoslosbitsdesuma,mientrasqueseindicacomo7y8encasodeagregadoresderizado.¿Cómosecalculóesto?Acontinuaciónsemuestralaimagendelsumadordeavanceanticipadode4bits:

Nota: representé el bit de acarreo como \ $ c_i \ $ y sumé el bit como \ $ s_i \ $

    

1 respuesta

2

Para comprender esto, necesita saber cómo es la lógica dentro de cada bloque.

Un sumador completo con salidas P y G tiene solo un retardo de puerta desde A y B hasta esas salidas, dos retardos de puerta desde A y B hasta S, y un retardo de puerta desde C hasta S

La lógica carry-lookahead tiene solo dos niveles de retardo de puerta desde cualquier entrada a cualquier salida.

Por lo tanto, como puede ver en el diagrama a continuación, la ruta completa desde cualquier entrada a cualquiera de las salidas de acarreo es solo tres compuertas, y cada sumador agrega una demora de compuerta más para crear su suma final, para un total de cuatro.

simular este circuito : esquema creado usando CircuitLab

Desafortunadamente, CircuitLab no tiene puertas de múltiples entradas, por lo que he representado puertas de 3, 4 y 5 entradas como puertas que tienen sus entradas en cortocircuito para ilustrar el punto sobre los retrasos de la puerta. Si realmente desea simular este circuito, deberá reemplazar esas puertas con redes adecuadas de puertas de 2 entradas.

    
respondido por el Dave Tweed

Lea otras preguntas en las etiquetas