Transmisión de datos mediante el cable RJ45 en la placa de desarrollo Stratix IV

Question

Transmisión de datos mediante el cable RJ45 en la placa de desarrollo Stratix IV

#1 de zeqL (1 votos)

0

Soy un principiante y mi pregunta puede parecer un poco estúpida, pero te agradecería que me brindaras ayuda.

Quiero transmitir datos entre mi computadora portátil y una placa de desarrollo Stratix IV GX utilizando un cable RJ45, pero no sé qué procedimiento debo seguir. Hay toneladas de diseños / ejemplos de referencia en el sitio web de Altera (10Gb MAC, Ethernet de triple velocidad, muchas "notas de aplicación", etc.) y estoy completamente confundido.

Solo quiero transmitir un bit a la placa, invertirlo y enviarlo a mi computadora portátil, por lo que no necesito ningún hardware sofisticado implementado en la placa.

Estoy familiarizado con Verilog y el flujo de diseño con el software Quartus II, pero no realmente con los protocolos de comunicación. Sería de mucha ayuda si me proporcionara algún procedimiento a seguir para realizar esta tarea.

Gracias de antemano, Behdad

P.S. Estoy usando Quartus II 13.1 de 64 bits en una máquina Linux.

fpga quartus-ii stratix-series-fpga

pregunta Behdad

1 respuesta

Lea otras preguntas en las etiquetas fpga quartus-ii stratix-series-fpga

NAND2 tpHL retrasa el peor de los casos ¿Se puede usar este relé de 12VDC para conmutar 24VDC?

score 1 · Answer 1

Para discutir con el puerto Ethernet de su computadora portátil y la placa de desarrollo, necesita usar algunos componentes montados en la placa.

Lo que quieres hacer es una comunicación Ethernet. Si conoce las capas OSI, debe comprender las capas 1 y 2 para una comunicación básica entre dos equipos.

En la capa 1 (capa eléctrica), usaremos un PHY que recibirá datos de la capa 2 (MAC) y los convertiremos en señal eléctrica en dos pares (10 / 100Mbps) o cuatro pares (1Gbps). También tendrá un transformador en la ruta, pero en su tablero está integrado dentro del conector RJ45.

Usted tiene un PHY Marvell 88E1111 en su tablero que está conectado a través de SGMII al FPGA. Por lo tanto, debe implementar una IP MAC en su FPGA para discutir con la PHY. (Información aquí: enlace - página 41)

Si toma esta IP: enlace

En el diagrama puede ver que tiene la función MAC que queremos. También tenemos funciones PCS y PMA que son funciones de capa PHY pero que se utilizan para la señal SGMII. Así que necesitas todas estas funciones.

No soy un ingeniero de FPGA, por lo que no puedo proporcionarle un tutorial completo, pero lo mejor que puedo decir es que leer el estándar 802.3 sobre Ethernet, es gratis. enlace Sección uno: Especificaciones generales y 10 Mbps
Sección dos: 100 Mbps
Sección tres: 1 Gbps

Transmisión de datos mediante el cable RJ45 en la placa de desarrollo Stratix IV

Publicaciones recientes del blog

1 respuesta