NAND2 tpHL retrasa el peor de los casos

0

Tenemos una puerta NAND2 y queremos encontrar qué entrada conduce al peor caso de retraso tpHL. Puedo entender que para las entradas 00 y 11 es el mejor caso para cargar y descargar. También entiendo que para el retraso de tpLH, el peor de los casos es de 11 a > 01. Pero, ¿cuál es el peor de los casos para tpHL 01- > 11 o 10- > 11?

imagen para el peor de los casos para tpLH

    
pregunta Adasel Pomik

3 respuestas

1

Suponiendo que hay un tiempo de aumento finito para sus señales de entrada, creo que el peor de los casos sería de 00 a 11. Por lo general, los retrasos de propagación se miden desde el punto 50% de las entradas hasta el punto 50% de las salidas. El tiempo de transición no cero de las entradas es importante. También tiene un acoplamiento de efecto Miller desde las entradas a las salidas, que no debe ignorarse.

Por cierto, tienes el cuerpo de Q3 vinculado a su fuente. En la tecnología CMOS convencional a granel, los cuerpos de todos transistores NMOS generalmente están atados a tierra. Del mismo modo, los cuerpos de todos los transistores PMOS estarían atados a Vdd.

    
respondido por el Joe Hass
0

Leí esto en mi curso VLSI. Déjame solo citar de ese libro:

LaFigura9.6muestraunapuertaNANDde2entradasanotadaconparásitosdedifusión.Considerelatransicióndesalidadescendentequeseproducecuandounaentradamantieneunvalorestable1ylaotraaumentade0a1.

SilaentradaBsubeporúltimavez,elnodoxestaráinicialmenteenVDD-Vt~VDDporquesedetuvoatravésdeltransistornMOSenlaentradaA.ElretardodeElmorees(R/2)(2C)+R(6C)=7RC

Porotrolado,silaentradaAaumentaenúltimolugar,elnodoxinicialmenteestaráa0VporquesedescargóatravésdeltransistornMOSenlaentradaB.Nosedebeentregarningunacargaanodox,porloqueelretardodeElmoreessimplementeR(6C)=6RC

Engeneral,definimoslaentradaexternacomolaentradamáscercanaalrieldesuministro(porejemplo,B)ylaentradainternaserálaentradamáscercanaalasalida(porejemplo,A).ElretrasoparasitarioesMáspequeñocuandoloscambiosdeentradainternosduranporquelosnodosintermediosyatienensidodadodealtaPorlotanto,sisesabequeunaseñalllegamástardequelasotras,lapuertaesmásrápidacuandoesaseñalestáconectadaalaentradainterna.

página331de este libro

    
respondido por el hassansin
0

Probablemente, OP ya comprende (o está pasado de preocuparse) pero lo explicaré por todos los demás.

Es difícil entender las entradas, así que aclararé algo:

  • cuando digo 'A', estoy hablando del primer número que controla Q2 y Q4

  • cuando digo 'B', me refiero al segundo número que controla Q1 y Q3

En el primer caso 01- > 11

  • Al inicio: Q2 y Q3 están abiertos, el resto están cerrados. C1 y C2 se cargan a VDD (lógica 1, alta).
  • A cambia de 0 a 1; esto cierra Q2 y abre Q4, Q3 y Q4 están abiertos, por lo que C1 y C2 pueden descargar a tierra (lógica 0, baja).

En el segundo caso 10- > 11

  • Al inicio: Q1 y Q4 están abiertos, el resto están cerrados. C1 se carga a VDD y C2 se descarga a GND.
  • B cambia de 0 a 1; esto cierra Q1 y abre Q3, Q3 y Q4 están abiertos para que C1 pueda descargar a tierra.

Responder

En el primer caso, C1 y C2 debían descargarse como se adjuntó, el segundo caso donde solo C1 se descarga por lo tanto el caso uno (01- > 11) es el peor caso de conmutación Alto a Bajo tpHL).

    
respondido por el user148702

Lea otras preguntas en las etiquetas