He escrito un módulo de simulación para un Caché Mapeado Directo (que consta de datos, etiquetas y rams válidos y un controlador de caché) en Verilog. Ahora quiero implementar un procesador / núcleo del procesador (también en Verilog) que proporcionará instrucciones de lectura, escritura y otras al módulo de caché para leer / escribir datos. Estaré agradecido por haber brindado ayuda para implementar este módulo de procesador, ya que no tengo idea de dónde y cómo comenzar.