Imagine una situación en la que el retraso absoluto de un grupo de señales no importa, pero debe asegurarse de que cada señal del grupo tenga aproximadamente el mismo retraso hasta que alcance un cierto punto, digamos un FF. ¿Cómo se ve la restricción para esto?
P.ej. hay 4 señales (A-D) que llegan desde fuera del FPGA. No me importa cuánto tiempo se retrasan estas señales dentro del FPGA, siempre que lleguen a las FF dentro de una ventana de tiempo de +/- X ns, es decir, A llega a una FF en el momento T, D llega a una FF a las el tiempo T + X ns, y B y C llegan a FFs en algún momento intermedio.
¿Es posible formular una restricción de ajuste en la sintaxis UCF o XCF de Xilinx? ¿O todos estos tiempos deben manejarse dentro de las IOB y no hay forma de manejar esto dentro del FPGA?
La restricción deseada parece ser similar a una restricción OFFSET, pero no es la misma, ya que no hay un valor máximo para el retraso total.