¿Cómo ver la función combinacional optimizada después de la síntesis HDL?

Question

¿Cómo ver la función combinacional optimizada después de la síntesis HDL?

#1 de jbord39 (1 votos)
#2 de Ehsan (0 votos)

0

Estoy usando Xilinx ISE v8.1, y lenguaje VHDL. Tengo un diseño simple implementado utilizando un enfoque de comportamiento, que me brinda un conjunto de funciones combinatorias.

Puedo ver el esquema del resultado después de la síntesis yendo a "Sintetizar - XST" - "Ver esquema de RTL". Pero lo que busco son las ecuaciones de álgebra booleana. ¿Tenemos una opción allí para extraer las ecuaciones? Eso me ayudará a incluir las ecuaciones en otra herramienta y hacer otros procesos con ellas.

Simplemente no puedo encontrar la opción que muestra las ecuaciones de función generadas.

fpga digital-logic vhdl xilinx ise

pregunta Ehsan

2 respuestas

Lea otras preguntas en las etiquetas fpga digital-logic vhdl xilinx ise

Análisis de malla con voltaje y fuente de corriente rebobinar el motor de inducción de CA para que funcione con una tensión de alimentación más baja

score 1 · Answer 1

Así que no voy a leer todo el manual. Pero, desde

Manual XST

Existe la opción para "-rtlview yes", que le dice a XST que genere un archivo de netlist que represente la estructura RTL del diseño.

Presupuesto directo: "También puede establecer este valor en ISE® Design Suite en Proceso > Propiedades > Opciones de síntesis > Generar esquema RTL".

Puede haber una opción para imprimir cada ecuación reducida, pero no puedo encontrarla (traté de buscar 'imprimir' y 'ecuaciones', pero no había alegría).

score 0 · Answer 2

0

Para un CPLD podría encontrar una opción llamada "Informe de ajuste" que en realidad tiene una opción para ver la ecuación. Pero aún no puedo encontrar una opción similar para los FPGA:

respondido por el Ehsan

¿Cómo ver la función combinacional optimizada después de la síntesis HDL?

Publicaciones recientes del blog

2 respuestas