Enviar la señal de RELOJ al pin GPIO del CYCLONE IV E

Navega tus respuestas
0

Soy nuevo en FPGA y estoy intentando enviar una señal de RELOJ como salida de un pin GPIO de un Altera Cyclone IV E. Primero hice un programa: 

module CLOCK_out (input CLOCK_50, output CLOCK_pin);
      assign CLOCK_pin = CLOCK_50;

endmodule

Simplemente envía la señal de reloj predeterminada de 50 MHz de la placa DE0-Nano a un pin GPIO. Esto es un exito Sin embargo, cuando vi la señal con un osciloscopio, lo que tengo es una onda sinusoidal de 50MHz (ver imagen adjunta). Siento que produje la señal equivocada porque estoy esperando una onda cuadrada en su lugar. No se donde me equivoco Estoy usando 3.3V LVTTL estándar para el IO. ¿Hay algo mal con lo que he hecho o la salida es realmente una onda sinusoidal después de todo?

Necesito ayuda. Gracias de antemano

    
pregunta Adaptive

1 respuesta

1

¿Cuál es el ancho de banda en su alcance? Si no es significativamente mayor que 50 MHz (por ejemplo, 500 MHz o más), el límite de ancho de banda del alcance convertirá su onda cuadrada en una onda sinusoidal. Esto se debe a que una onda cuadrada consiste en una serie de armónicos de frecuencia impar ... en este caso 50 Mhz, 150 Mhz, 250 MHz, etc. Entonces, si tiene, por ejemplo, un alcance de 100 MHz, perderá toda la frecuencia componentes excepto el fundamental a 50 MHz, y obtendrás una onda sinusoidal muy agradable aunque en realidad tengas una onda cuadrada con bordes muy marcados y muchos armónicos de alta frecuencia. Si utilizas un alcance de 500 MHz, obtendrás 50, 150, 250, 350 y 450 MHz, lo que dará como resultado una onda cuadrada agradable. Y el uso de cables de puente de una milla de largo no ayudará con la integridad de la señal.

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas

¿Dirección actual de la red en una unión pn? ¿Existe un método para proporcionar estímulos físicos para diseñar dentro de FPGA como lo hacemos en el banco de pruebas VHDL?