¿Cómo puedo ver el contenido de la SDRAM en mi DE1-SOC mientras se ejecuta (cable JTAG Altera)?

Question

¿Cómo puedo ver el contenido de la SDRAM en mi DE1-SOC mientras se ejecuta (cable JTAG Altera)?

#1 de Andreas (1 votos)

0

He hecho un diseño simple en Quartus Prime, en código verilog, sin usar megawizard, pero accediendo directamente a los pines de la SDRAM. Estoy guardando números binarios de 2 x 16 bits en 3 de los 4 bancos de la SDRAM.

He descargado el diseño en mi placa DE1-SOC, y ahora quiero leer el contenido de la SDRAM para ver si los números realmente pasaron al chip de la SDRAM.

¿Qué debo hacer en este caso?

Hay un editor de contenido de memoria en el sistema, pero creo que solo funciona para RAM en chip, o me equivoco?

fpga quartus sdram intel-fpga

pregunta sujeto1

1 respuesta

Lea otras preguntas en las etiquetas fpga quartus sdram intel-fpga

¿Agregar una resistencia a un LDO ajustable para poder ajustarlo a través de un DAC? Encienda dos circuitos conectados con una batería

score 1 · Answer 1

Si tiene un controlador DRAM en funcionamiento, hay varias posibilidades. Cree una instancia de NIOS-II con la opción de depuración, y podrá incluso depurar utilizando Eclipse CDT. Si recuerdo correctamente, también hay un maestro Avalon-MM que te permite echar un vistazo en la memoria desde la consola del sistema.

Sin embargo, si su diseño es el Controlador y desea depurarlo, no hay ninguna opción para acceder a la memoria por otros medios, omitiendo su diseño.

Por cierto: el uso de QSYS no le obliga a comenzar de nuevo, puede incrustar un componente Verilog en un proyecto QSYS y viceversa. Prefiero tener un componente QSYS como entidad de nivel superior.

¿Cómo puedo ver el contenido de la SDRAM en mi DE1-SOC mientras se ejecuta (cable JTAG Altera)?

Publicaciones recientes del blog

1 respuesta