Estoy tratando de aprender Verilog y sentí curiosidad por la razón por la cual el bloque de mi FPGA parece proporcionar los datos que solicito al instante. Esperaba que hubiera algunos relojes que tendría que esperar antes de que mis resultados estuvieran disponibles.
En la CPU de una computadora tradicional, los únicos datos disponibles de inmediato son los que están almacenados en un registro, ¿es correcto? Los datos almacenados en cachés o en RAM deberían ser introducidos en un registro antes de que pueda ser operado, ¿verdad? ¿Se implementan estos objetos de bloque de bloque a través de registros en el chip?
Gracias