Fondo
Estoy usando un FPGA Xilinx de la familia Kintek-7. La documentación para los recursos de memoria se puede encontrar aquí .
Aquí hay algunos extractos importantes del documento (consulte las páginas 11 y 12):
El bloque RAM en...
Necesito crear muchos bloques BRAM en mi diseño (Altera). Cada uno tiene un contenido de memoria único, determinado a priori mediante un algoritmo.
Antes, estaba configurando un parámetro para que cada celda BRAM leyera desde un archivo .MIF,...
Estoy haciendo un proyecto sobre la implementación de BRAM. ¿Cuál es la diferencia entre RAM de bloque y RAM distribuida en FPGA en términos de implementación, área, velocidad, etc.? ¿Cuál es mejor?
Estoy intentando crear una IP usando Vivado HLS. Tengo muchos arreglos. He dado directivas para inferir BRAM, con mi matriz bram_arr como
#pragma HLS_RESOURCE variable=bram_arr core=RAM_1P_BRAM
set_directive_interface -mode bram "bram_init"...
Estoy construyendo una pantalla VGA con un Xilinx FPGA. No estoy exactamente seguro de cuál es la mejor manera de almacenar marcos VGA. La resolución es de 640x480. Debo usar una matriz 2D 640x480 o un bloque 640x480 en lo siguiente:
[256x51...
Estoy tratando de aprender Verilog y sentí curiosidad por la razón por la cual el bloque de mi FPGA parece proporcionar los datos que solicito al instante. Esperaba que hubiera algunos relojes que tendría que esperar antes de que mis resultados...
Quiero inicializar un Bram con un archivo .mat externo. Pero después de algunas búsquedas, encontré que el formato admitido es * .mem, * .mif y * .coe. Entonces, ¿tiene alguna idea de cómo convertir este archivo a uno de los formatos compatibles...