El fabricante del controlador DDRx debe proporcionar restricciones de diseño para el diseño de PCB, que cubra los relojes, la dirección, el control, los datos y las señales DQM. De lo contrario, puede deducirlos si reúne las pautas de enrutamiento DIMM del controlador DDR con la especificación de DIMM JEDEC adecuada. Siga estas pautas para lograr las impedancias, longitudes de ruta y espaciados requeridos en su enrutamiento entre el controlador, el conector de placa a placa y los dispositivos de memoria.
Verifique su diseño realizando el modelado IBIS de toda la interconexión (esto requerirá experiencia en integridad de la señal) y comparará los resultados con sus limitaciones de diseño y con diseños bien conocidos (generalmente basados en módulos DIMM estándar).
La calibración / nivelación del controlador se basa en el supuesto de que las restricciones de diseño de PCB se han seguido exactamente . Puede proporcionar registros de diagnóstico para permitirle verificar el resultado de la nivelación en el tiempo de ejecución. He encontrado que ECC es muy útil para probar el diseño.
Una buena herramienta de diseño de PCB impondrá restricciones a medida que avance y simplificará el enrutamiento de serpentina que suele ser necesario para cumplir con las restricciones de longitud de ruta. He visto muchos diseños DDRx correctos por primera vez realizados con bastante rapidez con las herramientas Cadence.