Estoy utilizando el planificador de pines de Quartus II para colocar mis señales de E / S en mis pines del Cyclone IV. Estoy atascado en el siguiente error de ajuste:
Error (169029): El pin adc0_in [0] es incompatible con el banco de E / S 3. Pin usa LVDS estándar de E / S, que tiene un requisito de VCCIO incompatible con la configuración de VCCIO de ese banco o sus otros pines que usan VCCIO 3.3V.
El ciclón IV está organizado en bancos que deberían tener el mismo VCCIO. Lo extraño de este mensaje de error es que el pin adc0_in[0] se ha colocado en el banco 8, no bank 3, por lo que no debería haber ninguna disputa. (La Figura 6-10 de la hoja de datos muestra que el banco 8 y el banco 3 usan VCCIO8 y VCCIO3 respectivamente.)
También estoy recibiendo el error
Error (171169): los resultados de la compilación anterior se reutilizan como parte de esta compilación y puede causar el error en esta compilación.
pero me he asegurado de que la compilación incremental no esté habilitada (como se sugirió aquí ) y que las carpetas de la base de datos se han eliminado (como se sugiere aquí ).