Tablero Virtex 6 de Xilinx - ISE genera un error [El diseño no contiene instancias]

1

Recibo el error "el diseño no contiene instancias", pero no puedo descubrir la causa del error a pesar de buscar en Google y probar las soluciones sugeridas en los foros. A continuación se muestra un resumen del informe para el diseño, ¿alguna idea?

WARNING:NgdBuild:578 - Design contains no instances.
=========================================================================
*                           Partition Report                            *
=========================================================================

Partition Implementation Status
-------------------------------

  No Partitions were found in this design.

-------------------------------

=========================================================================
*                            Design Summary                             *
=========================================================================

Clock Information:
------------------
No clock signals found in this design

Asynchronous Control Signals Information:
----------------------------------------
No asynchronous control signals found in this design

Timing Summary:
---------------
Speed Grade: -3

   Minimum period: No path found
   Minimum input arrival time before clock: No path found
   Maximum output required time after clock: No path found
   Maximum combinational path delay: No path found

=========================================================================

Process "Synthesize - XST" completed successfully

Started : "Translate".
Running ngdbuild...
Command Line: ngdbuild -intstyle ise -dd _ngo -nt timestamp -i -p xc6vlx240t-ff1156-3 "HCORDIC_Main.ngc" HCORDIC_Main.ngd

Command Line: /opt/Xilinx/14.7/ISE_DS/ISE/bin/lin64/unwrapped/ngdbuild -intstyle
ise -dd _ngo -nt timestamp -i -p xc6vlx240t-ff1156-3 HCORDIC_Main.ngc
HCORDIC_Main.ngd

Reading NGO file "/home/a/Downloads/Untitled
Folder/Multiplexer/HCORDIC_Main.ngc" ...
Loading design module "/home/a/Downloads/Untitled
Folder/Multiplexer/HCORDIC_Main.ngc"...
WARNING:NgdBuild:578 - Design contains no instances.
Gathering constraint information from source properties...
Done.

Resolving constraint associations...
Checking Constraint Associations...
Done...

Checking expanded design ...

Partition Implementation Status
-------------------------------

  No Partitions were found in this design.

-------------------------------

NGDBUILD Design Results Summary:
  Number of errors:     0
  Number of warnings:   1

Writing NGD file "HCORDIC_Main.ngd" ...
Total REAL time to NGDBUILD completion:  5 sec
Total CPU time to NGDBUILD completion:   4 sec

Writing NGDBUILD log file "HCORDIC_Main.bld"...

NGDBUILD done.

Process "Translate" completed successfully

Started : "Map".
Running map...
Command Line: map -intstyle ise -p xc6vlx240t-ff1156-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -global_opt off -mt off -ir off -pr off -lc off -power off -o HCORDIC_Main_map.ncd HCORDIC_Main.ngd HCORDIC_Main.pcf
Using target part "6vlx240tff1156-3".
**ERROR:Map:116 - The design is empty.  No processing will be done.
ERROR:Map:52 - Problem encountered processing RPMs.**
    
pregunta Ankit Shah

1 respuesta

1

El problema con la pregunta planteada por mí fue en realidad un error en la conexión del puerto de salida en mi caso [también puede ser cualquier puerto de E / S]

Por lo tanto, en el módulo instanciado hubo una conexión realizada por cable usando la codificación verilog en el archivo de nivel superior, pero en el propio módulo a esa salida no se le asignó ningún valor.

Y como se suponía que estas salidas eran una entrada en otro módulo instanciado, Xilinx ISE consideró que no estaba conectado, por lo que, durante la etapa de optimización, estos módulos se eliminaron, dejando el diseño sin instancias.

    
respondido por el Ankit Shah

Lea otras preguntas en las etiquetas