Cuando compilo mi proyecto en QUARTUS, me proporciona información sobre "fmax interno"
Info: Clock 'clk' has Internal fmax of 39.37 MHz between source register <...> (period= 25.4 ns)
¿Qué significa exactamente? ¿Mi programa no funcionará en una frecuencia mayor que fmax? He visto un proyecto de trabajo que se ejecutó en 50 MHz y tenía un fmax interno de solo 12.99 MHz. ¿Debería importarme? ¿Puedo optimizarlo?
No hay una respuesta simple a tu pregunta.
Básicamente, la herramienta le está diciendo que ha identificado la ruta más larga entre dos registros en su diseño que tiene un retardo total de ruta de 25.4 ns, incluido el retardo de propagación del registro y los tiempos de configuración. Tenga en cuenta que 1 / 25.4 ns = 39.37 MHz.
Hay varias razones por las que el diseño podría ejecutarse más rápido que esto. En primer lugar, esta es una estimación del peor de los casos sobre procesos, voltaje y temperaturas extremas. En segundo lugar, la ruta que la herramienta ha identificado puede, de hecho, ser una "ruta de varios ciclos", una que no necesita propagarse en un solo ciclo de reloj.
Sí, puedes optimizar tu diseño. Lo primero que debe hacer es leer sobre la aplicación de restricciones de tiempo a su diseño. Al hacer esto, la herramienta de síntesis podrá seleccionar opciones que tienen más probabilidades de cumplir con sus restricciones. Este es un tema amplio con muchas sutilezas, pero una cosa básica que puede hacer es decirle a la cadena de herramientas lo que necesita que sea el período de reloj, en lugar de dejar que le diga lo que cree que es. La herramienta de síntesis hará todo lo posible para satisfacer sus necesidades, y si no puede, le dirá exactamente dónde está el problema.
Lea otras preguntas en las etiquetas fpga intel-fpga quartus-ii