Estoy utilizando Xilinx ISE 14.7 para implementar mi diseño, pero tengo algunas dudas sobre cómo leer el informe de interacción de restricciones (.tsi) generado durante el Análisis de tiempo estático de ubicación de ruta y ruta.
En particular, noté que hay una sección en el archivo .tsi llamada "Interacción de restricción para el análisis de ruta sin restricciones" en la que tengo algo como:
"X rutas eliminadas por TS_my_derived_clock_constraint",
donde X es un número muy grande y coincide con el número de rutas analizadas en el informe de tiempo estático en la sección Informe de restricción derivada.
¿Cómo debo interpretar esta información? ¿Se analizan estos caminos o no? ¿Es normal que aparezca el mismo número en estos dos archivos? ¿Qué significa "interacción para rutas sin restricciones"?
La restricción de tiempo que uso es algo como:
NET "CLK_P" TNM_NET = CLK_P;
TIMESPEC TS_CLK_P = PERIOD "CLK_P" 200 Mhz HIGH 50%;
Este es un reloj diferencial que entra en un generador de reloj Xilinx, del cual se obtiene la restricción de reloj derivada.
El informe de Traducción emitió algunas advertencias pero son sobre la misteriosa "red lógica 'NX' no tiene controlador", con X son todos los números del 85 al 165 y algunas advertencias sobre TNM "bus_name_reset_resync" que no controla ningún flip flops. Me parecen bien.