¿Cómo se realiza el direccionamiento SDRAM DDR3?

Navega tus respuestas
2

Para trabajar en la programación de un SDRAM DDR3, estaba revisando
Corrígeme si estoy equivocado. 512Mb corresponde al número total de bits que SDRAM puede almacenar. Puede haber 3 configuraciones en las que se pueden almacenar datos, 128Mb x 4, 64Mb x 8, 32Mb x 16.
El 4, 8 y amp; 16 en la configuración anterior, creo que es la longitud de cada ubicación en SDRAM, es decir, en la configuración de 128Mb x 4, habrá una ubicación de 128Mb de 4 bits. Del mismo modo para las otras 2 configuraciones.

Lo que no entiendo es que la SDRAM DDR3 tiene 64 E / S de datos, es decir, pines DDR_DQ. Entonces, ¿por qué es que no hay una configuración como 8Mb x 64 para utilizar todos los 64 pines de datos de E / S?

¿O lo he descubierto completamente mal?

    
pregunta KharoBangdo

1 respuesta

1

Esto es direccionamiento para chips individuales. Hay 6 chips diferentes listados aquí, tres a 512 Mb y tres a 1 Gb. Dos de los chips tienen 4 pines DQ, dos tienen 8 y dos tienen 16 pines. El estándar DDR3 admite 4, 8 o 16 pines DQ por chip. Cuando los chips se combinan en módulos, necesita obtener 64 pines DQ en total. Así que podrías hacer un módulo con cuatro 64Mx16, ocho 128Mx8 o dieciséis 256Mx4, por ejemplo. Los pines de dirección se comparten entre todos los chips en el módulo. También es posible construir un módulo de "rango dual" donde cada pin DQ en el módulo está conectado a dos chips. Esto aumenta la capacidad de la memoria a expensas de la velocidad: solo un rango puede usar los pines DQ a la vez, y el cableado adicional para las conexiones DQ compartidas limita la velocidad del enlace (mayor carga debido a dos pines en lugar de uno) como la división de seguimiento creando un trozo).

    
respondido por el alex.forencich

Lea otras preguntas en las etiquetas

harán dos plls con reloj de referencia compartido Convertir los datos de resistencia del transformador de vatios a ohmios