Después de la síntesis de mi código verilog. Estoy recibiendo el siguiente informe de tiempo. Creo que muestra algún error en mi código.
Resumen de tiempos:
Grado de velocidad: -2
Período mínimo: 2.334ns (Frecuencia máxima: 428.376MHz)
Tiempo mínimo de llegada de entrada antes del reloj: no se encontró ruta
Tiempo de salida máximo requerido después del reloj: 1.282ns
Retardo máximo de la ruta combinacional: no se ha encontrado ninguna ruta
Lo principal que me molesta es el comentario resaltado en negrita. ¿Está mostrando algún tipo de error?