Estoy compilando Verilog usando el Quartus II para la plataforma Altera. En mi Verilog, tengo un encabezado Verilog global.vh
, y Quartus II no puede encontrarlo:
Error (10054): Verilog HDL File I/O error: can't open Verilog Design File "global.vh"
¿Hay alguna forma de especificar una "ruta de inclusión" para los archivos de cabecera Verilog en Quartus II?
(Tenga en cuenta que el archivo de encabezado se puede encontrar cuando se coloca en el directorio raíz del proyecto Quartus II).