¿Existe una herramienta de creación de líneas de código abierto para Verilog? He visto a un compañero de HDL y otros, pero todos vienen con una etiqueta de precio.
¿Existe una herramienta de creación de líneas de código abierto para Verilog? He visto a un compañero de HDL y otros, pero todos vienen con una etiqueta de precio.
La mejor herramienta que conozco para linting Verilog es Verilator . Marque la opción --lint-only si no necesita la simulación.
Lea otras preguntas en las etiquetas fpga verilog programmable-logic xilinx quartus-ii