Para mi sistema de energía, supongamos que tiene el siguiente modelo dinámico: \ $ \ x '= f (x, u) \ $.
Este modelo dinámico consta de cuatro ecuaciones diferenciales de primer orden (ver más abajo).
Luego, linealicé mi sistema usando el m...
Tengo problemas para crear un circuito que, una vez que se presiona (hace clic) un botón, se engancha y se ejecuta durante unos segundos y luego se apaga automáticamente. Esto sería trivial con un MCU pero ahora estoy tratando de hacerlo con un...
Para observar la variación en la salida del amplificador operacional debido a la interferencia electromagnética, necesito inyectar una señal EMI en la entrada de un amplificador operacional CMOS. Estoy tratando de hacer una simulación de LTspice...
Supongamos que tengo el siguiente circuito. Mi pregunta es ¿cómo escribo la lista de redes en LTSpice de manera que f (i) = i ^ 2 + 2 (por ejemplo)? No pude encontrar la sintaxis en internet.
Estoy intentando simular BPSK en un canal con desvanecimiento de Rayleigh y AWGN, luego obtener la probabilidad de error de bits (BEP). Mi programa está escrito en C.
Comparé mi gráfica BEP vs \ $ \ frac {E_b} {N_0} \ $ (SNR por bit) con una...
Estoy intentando hacer una simulación de Monte Carlo de un circuito de medición de corriente básica utilizando SiMetrix. La corriente pasa a través de una resistencia sensorial, amplificada por un amplificador operacional y luego a un ADC. Estoy...
La \ $ z \ $ - transformación de la orden cero es 1. Entonces, ¿por qué debería considerarse en el análisis de tiempo discreto o en la simulación de sistemas de control de tiempo discreto?
$$ Z \ left (\ frac {1-e ^ {- sT}} s \ right) = \ fra...
¿Cómo compartimos circuitos entre diferentes simuladores?
Digamos, tenemos 3 herramientas de simulación; Proteus, multisim, y LTSpice (o cualquier otra cosa). ¿Cómo compartimos los circuitos creados en una de las herramientas de simulación?...
Tengo el código Verilog y la simulación a continuación donde quiero ver las señales y comparar los relojes para cada uno de ellos.
'timescale 1ns / 1ps
module dff(clk, D, rst, Q);
input clk, D, rst;
output Q;
reg Q;
always @ (posedge clk...