Soy un estudiante de ingeniería electrónica y quiero desarrollar un interruptor de alto voltaje con los N-MOSFET de Si normales. Después de algunas investigaciones, descubrí los interruptores de cascode para esta aplicación. La mayoría de estas...
Soy un aficionado principiante que trata de entender un circuito de un viejo juego de kits electrónicos de Radio Shack (la variante de juego que tengo es "electronics 303", y el circuito es el proyecto # 202: Oscilador 0.5 - 30Hz, en caso alguna...
Estoy diseñando mi primera placa electrónica de potencia en LTspice para convertir CA monofásica a CC. Este DC se alimenta a un puente asimétrico para impulsar un motor SR que está conectado a un volante. Este volante almacena energía y suminist...
Necesito modelar un circuito de refuerzo con la siguiente topología:
simular este circuito : esquema creado usando CircuitLab
Me interesa la tensión de la resistencia, por lo que encontré la ecuación diferencial de cada estado y la r...
¿Dónde debo buscar un modelo de Spice Mextram para transistores comerciales, como el FMMT415?
o
¿Debo probar un software de simulación analógica más avanzado que incorpore capacidades de modelado de transistores Mextram o similares?
Cont...
Estoy intentando usar la simulación de Altium por primera vez y establecí un circuito simple que se mencionó como "Circuit.jpg", sin embargo, obtuve algunos errores cuando ejecuté la simulación. Mi primera pregunta está relacionada con la soluci...
He intentado agregar un modelo de terceros a mi programa LTspice (versión 2016) pero cuando ejecuto la simulación aparecen muchos errores.
El modelo está hecho para PMOS y NMOS (guardado en el mismo enlace)
Enlace de los modelos :( enlace ). He...
Estoy simulando el siguiente circuito de comparación usando TINA-TI (Versión 9.3.150.4 SF-TI). El comportamiento, sin embargo, no es el esperado:
EsdeesperarqueestéclaroqueV-permanececonstante,mientrasqueV+oscilaporencimaypordebajo.Sinembarg...
Tengo un montón de código de Verilog (del sistema) que usa sentencias de inicialización. Este es el código para un FPGA de Altera. Pruebo el código usando bancos de pruebas automatizados en la versión de modelsim que se envía con quartus, y todo...
Tengo una parte del código de Verilog que básicamente intenta sintetizar un flip-flop. He estado experimentando y parece que puedo encontrar dos formas de escribirlo.
La primera forma es:
always @(posedge(clk),posedge(reset)) begin
if(r...