Necesito determinar si la señal de reloj dentro de un módulo multichip sufrirá efectos de alta velocidad, es decir, reflexión y timbre. Tengo:
(1) Modelos IBIS de los componentes dentro del módulo de múltiples chips
(2) Los modelos IBIS en...
Agregar entrada y salida capacitores cualquier lado de mi convertidor de 5 V CC-CC no parece ayudar mucho, y me pregunto si algún tipo de interferencia de señal podría ser mi problema.
Estoy ejecutando la señal de un Teensy 3.1 , a través...
Esto es de una hoja de datos del microcontrolador PIC24E.
Mipreguntaes¿quésignifica"condiciones de carga para la sincronización del dispositivo"?
¿Significa que para mantener la sincronización (por ejemplo, para una señal PWM de alta velocida...
Tengo un problema con una PCB en la que tengo un microcontrolador y una SRAM externa. No quiero describir completamente el problema porque ya publiqué una pregunta al respecto. Enlace
Desde que descubrí que quizás hay problemas de diseño de...
Por lo que yo entiendo, la capacidad del pin en un ASIC o FPGA afecta el tiempo de subida y caída de la señal en él. También es posible que la impedancia ofrecida por esta capacitancia a una señal de muy alta velocidad cree una discrepancia apar...
Mi pregunta es acerca de los tiempos de SDRAM para el reloj y DataBUS. Algún consejo del diseñador que pin de reloj tiene que ser el más corto. El bus de datos puede ser más largo que estos debido a algunos problemas. Pero el rastreo del reloj e...
Lo siento por el dibujo primitivo, pero fue por claridad de la pregunta:
Si una señal de equilibrio diferencial se transmitirá a las entradas de un solo terminal de un DAQ, ¿cuál sería la conexión adecuada?
Siguiendo la ilustración a...
Necesito una forma robusta y confiable de tomar una señal de RPM del terminal W de un alternador automotriz estándar. La mayoría de las veces, la señal provendrá de un alternador de 12 V, pero es necesario que sea compatible con 24 V (28 V duran...
Sé lo que es diagrama de ojo. Es el gráfico de voltaje muestreado en la frecuencia de reloj (por lo general) de mi circuito y superpuesto. Si logic 0 corresponde a 0V y logic 1 corresponde a 1V , entonces, en el caso i...
He creado un canal diferencial y estaba probando el canal con un simple banco de pruebas para verificar el diagrama del ojo. Ahora sé que el rendimiento del canal es muy malo (se trata de varias líneas de transmisión de PCB, Vía & Stubs y mo...