Estoy tratando de resolver la pregunta 11.10 que se tomó del documento GATE IN de 2001.
Entonces,creoquelarespuestaes(a)porqueelbúferdeentradaqueseenfrentaalaentradaanalógicanecesitaunamayorvelocidaddegiroparatenerungrananchodebandaytiempode...
Necesito un posible circuito para el bloque de muestreo y retención de un osciloscopio de muestreo digital que pueda funcionar a 1 GHz (o algo similar). Encontré solo unos pocos, y funcionan con muchas menos frecuencias, como esta: enlace (Fig...
Objetivo
Me gusta activar un IC de muestra y retención LF398 a través de un 3.5 mm Jack (sintetizador modular). El comportamiento deseado sería:
si hay un cable enchufado , las señales entrantes se convertirán en disparadores cortos....
¿Qué determina el tiempo de adquisición de un circuito de muestreo y retención?
Por ejemplo, si quisiera diseñar un circuito que muestrea cada intervalos de 0,1 segundos, ¿qué limitaría y afectaría el tiempo de adquisición deseado?
¿Sería...
Hay muestra y retención en el sar adc, pero no estoy seguro de que deba alimentar una onda de rampa o sinusoidal a la muestra y mantenerla.
¿Hay alguna relación con la salida de sar adc y muestrear y mantener la onda de entrada?
Un método para diseñar un controlador para un sistema de control digital es diseñarlo primero en el dominio s y luego convertirlo. Sin embargo, elegir un período de muestreo adecuado es importante.
En la mayoría de los problemas que he enfren...
Tengo que diseñar un dispositivo de prueba PSRR con una señal de 2.4 KHz impuesta a una fuente de alimentación de CC. Puedo hacerlo usando un tee de sesgo en rf pero el tamaño de los componentes en el audio me confunde. La aplicación es un acces...
Mi problema de diseño me obliga a leer el nivel de amplitud de un pulso 10ns , por lo que estoy tratando de encontrar múltiples técnicas que puedan ser útiles.
parámetros de entrada:
pulse width : 10ns-150ns
pulse repetit...