¿Qué determina el tiempo de adquisición de un circuito de muestreo y retención?
Por ejemplo, si quisiera diseñar un circuito que muestrea cada intervalos de 0,1 segundos, ¿qué limitaría y afectaría el tiempo de adquisición deseado?
¿Sería el tiempo que tarda en cargarse el condensador? O hay otros factores involucrados
Creo que la pregunta es sobre la "apertura S / H" o el "tiempo de apertura efectivo". Sí, en términos generales, es un tiempo requerido para cargar el condensador de retención al nivel correspondiente a la resolución ADC. En señales de cambio rápido es más complicado.
Hay una vasta literatura sobre el tema. Examine, por ejemplo, esta nota de aplicación de Texas Instruments # 223 , para obtener detalles completos y definiciones.
Lea otras preguntas en las etiquetas capacitor adc analog sample-and-hold