Preguntas con etiqueta 'ram'

1
respuesta

Usando un DDR RAM más estrecho que el controlador

Tengo un procesador ARM que tiene un controlador de RAM de 72 bits de ancho (8 para ECC). ¿Puedo comprar por ejemplo. Dos chips de 32 bits y combinarlos? Si es así, ¿cómo? ¿Puedo comprar solo un 32bit y bajar el resto de pines de datos en...
1
respuesta

Cómo asegurarse de que una operación cronometrada ocurra solo una vez en Vhdl

el título puede ser un poco confuso, pero lo que trato de hacer es tomar los datos del ram / modificarlos y volver a colocar esos datos en el ram. Quiero que todo esto suceda solo durante el tiempo de operación (Brillo / Contraste) cuando habili...
1
respuesta

Error de controlador múltiple en VHDL

Hola, estoy escribiendo un código para el procesamiento de imágenes que incluye una memoria RAM a / desde la cual se escribirán y leerán los datos. Sin embargo, estoy recibiendo 15 errores como el que se muestra a continuación. [DRC MDRV-1] Mu...
2
respuestas

¿Qué es la latencia de lectura en el resumen de RAM en VHDL?

Hola, estoy usando un solo ram de puerto que se construye usando un generador de memoria de bloque en Vivado. Cuando estoy leyendo su verano, algo me llamó la atención. En resumen, dice puerto total una latencia de lectura: 2 ciclo (s) de reloj....
2
respuestas

Cómo evitar escribir y leer desde un arreglo 2D al mismo tiempo vhdl

Hola, para algo en lo que trabajo, debo usar una matriz 2D, pero me parece peligroso escribir y leer desde una determinada ubicación de memoria en la matriz al mismo tiempo. ¿Cómo puedo controlar esta situación? Cuando tanto la lectura como la e...
0
respuestas

No se puede leer de la RAM en Vhdl

Hola, para algunos fines de procesamiento de imágenes, debo leer datos de color de 12 bits de un píxel de Ram y mostrarlos en la pantalla a través del cable VGA. Sin embargo, mi código no se lee de Ram y todo lo que veo en el monitor es un cuadr...
0
respuestas

Implementando SOP usando Mat en ReRam

En ReRam en modo lógico, se puede configurar una alfombrilla para implementar múltiples funciones lógicas combinacionales arbitrarias (por ejemplo, AND, NOR). Se pueden realizar funciones lógicas más complejas en la forma de Suma del producto e...
1
respuesta

Concatenando desde el bloque RAM en Verilog

He creado una instancia de un módulo de RAM de bloque usando el segmento del Generador de Memoria de Bloque del Xilinx IP Core. Alternativamente, he codificado mi propio módulo de RAM de un solo puerto, como en la página 33 de estas diapositivas...
0
respuestas

¿Por qué un chip de RAM 74LS189 enciende un LED conectado a su salida revertida cuando la palabra de datos está en ALTO mientras que un chip de RAM de 7489 no puede?

He pensado mucho en esto y resumí mi confusión aquí. Tengo dos chips SN7489N cuyo Ioh es 20uA (no es suficiente para encender un LED). Corríjame si me equivoco de que Ioh es la corriente máxima que consumirá cuando la salida sea alta (es decir,...
0
respuestas

Código VHDL Lectura de la memoria RAM completa: los datos se repiten cada 128 direcciones

Estoy usando un FPGA Basys 3 con una memoria conectada y usando Vivado 2016.2. Mi objetivo es leer de 2 ^ 21 espacios de memoria de la RAM y enviar los datos a la computadora usando UART. Estoy usando un script MATLAB para capturar los datos ser...