Hola, estoy usando un solo ram de puerto que se construye usando un generador de memoria de bloque en Vivado. Cuando estoy leyendo su verano, algo me llamó la atención. En resumen, dice puerto total una latencia de lectura: 2 ciclo (s) de reloj. ¿Qué significa eso y cómo afecta mis operaciones?
Significa que se necesitan dos ciclos de reloj para que salgan los datos. Sin embargo, sin más detalles, no puedo decirle dos relojes después de qué . Probablemente después de presentar la dirección de lectura y la habilitación de lectura.
Debe haber un diagrama en la herramienta / hoja de datos de las RAM que eligió y / o se usó como se informa en el resumen también. Por lo general, puede elegir, registrarse dentro y / o no o no, y tal vez incluso elegir cuántos retrasos (?)