Supongamos que tenemos un algoritmo iterativo como:
r(j) := f(r(j-1))
r(0) := value
Y ese vhdl implementó un proceso para tales algoritmos (asumiendo un poco de pseudocódigo ...)
process(x) is
variable r := x;
variable k := 0;
begin...
Estoy comparando el consumo de energía de varios microcontroladores, FPGA y un ASIC que he desarrollado, todos los cuales realizan la misma tarea. Para una comparación justa, el consumo de corriente debe escalarse debido a la diferente tecnologí...
En mi proyecto, estaría usando NMOS 'y sería muy útil para mí tener un terminal a granel. Dado que mis opciones de piezas NMOS no tienen terminal a granel, me preguntaba si de alguna manera podría desencapsularlo (como el método probado para sum...
Estoy teniendo algunas dificultades para diferenciar entre un proceso MOSFET de potencia y un proceso MOSFET regular. Aquí hay una pila de capas de silicio MOSFET regular:
Laregióndopadan+paralafuenteylaconexióndedrenajeesexactamentecomoloap...
Estoy intentando implementar algún tipo de protocolo de comunicación sobre rs232 entre PC y FPGA.
Como punto de partida, tomé esta implementación VHDL de UART rs232 y funciona (es un ejemplo simple de bucle invertido).
He intentado agreg...