Estoy comparando el consumo de energía de varios microcontroladores, FPGA y un ASIC que he desarrollado, todos los cuales realizan la misma tarea. Para una comparación justa, el consumo de corriente debe escalarse debido a la diferente tecnología de proceso de fabricación, especialmente el nodo del proceso (micrómetro o nanómetro, número de capas metálicas, que metal).
Estoy buscando información sobre los siguientes dispositivos:
- MSP430F1232
- MSP430F2232
- MSP430F5418A
- PIC16LF727-I / PT
- ATmega88PA-AU
- Virtex 4 FX XC4VFX20
- Zynq XC7Z020CLG484-1
Lamentablemente, no pude encontrar ninguna información confiable en las hojas de datos y tampoco con una amplia búsqueda en Internet. En Proceso de fabricación de microcontroladores encontré la información general que Microchip usa 0.25-1.2um, pero no es específica . Además, encontré que Virtex 4 FPGA se fabricaron en un proceso de 90 nm y Zynq (y las otras series 7 FPGA) en 28 nm.
Además, estoy comparando el tamaño de la lógica reconfigurable y la cantidad de datos de configuración. Por lo tanto, estoy buscando información sobre el área de un CLB en el chip FPGA. Por ejemplo, con una fotografía del dado, se podría estimar el tamaño.
Para comparar la cantidad de datos de configuración, actualmente estoy usando el tamaño de un archivo de flujo de bits de configuración, restar números estimados para IO, RAM de bloque, DCM, ... y dividir por el número de CLB. Sin embargo, esto es bastante impreciso (también porque los archivos de flujo de bits no son solo datos, sino que básicamente especifican comandos de configuración con argumentos). Por lo tanto, estoy interesado en la cantidad de bits de configuración por CLB (o unidad similar) de los FPGA mencionados anteriormente. Una cosa que he encontrado hasta ahora es que los FPGA Lattice iCE40 usan 864 bits por mosaico (que contiene 8 LUT) (vea el proyecto de ingeniería inversa realizado por mi colega en enlace ).
Claramente, mi pregunta no está relacionada con libros de texto o conceptos básicos de ingeniería, sino que es muy específica. Espero que alguien en esta noble comunidad se haya topado accidentalmente con alguna de la información anterior o sea un empleado de las compañías y tenga acceso a esa información o pueda indicarme los documentos adecuados.
Adición 1: Atmel respondió que el ATmega88PA es de 250 nm. La 'A' al final denota el proceso "más nuevo". Los chips sin esa 'A' están en un proceso anterior de 350 nm. Gracias!
Adición 2: Para los siguientes FPGAs encontré los nodos del proceso: Virtex: 220nm, Virtex-E: 180nm, Virtex-II: 150nm, Virtex-II Pro: 130nm, Virtex 4: 90nm (oblea de cobre de 300mm), 7 Serie: 28nm
Adición 3: Para Virtex (primera versión), XAPP151 conduce a 864 bits / CLB (que contiene 4 4-LUT + D-FFs). Para el Virtex 4 he estimado 2719 Bits / CLB (que contiene 8 4-LUT + D-FFs). Para la Serie 7, he estimado 4085 Bits / CLB (que contiene 8 6-LUTs + 16 D-FFs).
Adición 4: Para el Virtex-E, encontré una estimación de 35462um² / CLB @ 180nm en un documento (sin embargo, no sé si este número solo está relacionado con el trabajo del propio trabajo). Para la Serie 7 estimé 3790um² / CLB @ 28nm. Para el iCE65 encontré 1750um² / LUT + D-FF.