Microchip está tardando una eternidad en activar mi cuenta, así que preguntaré aquí ...
Estoy utilizando el KSZ8081 PHY para MII Ethernet.
El esquema de la placa de evaluación tiene resistencias de adaptación de impedancia de 33 ohmios en...
Estoy deseando utilizar un conmutador Ethernet / Phy LAN9303 para generar 2, tal vez 3 señales Ethernet. Sé que necesito un reloj de 25 MHz, que admita resistencias y tapas, así como magnéticos, pero quiero saber si hay una manera de evitar tene...
Esta hoja de datos tiene una tabla (consulte la Tabla 3-2) que detalla las latencias para los dos partes de un dispositivo Ethernet PHY de 10 GB, concretamente PCS (subcapa de codificación física) y PMA (subcapa de sujeción de medio físico)....
Tengo una pregunta sobre cada campo de bit (bit 5 a bit 8) del registro PHY 5.
La siguiente es la página de descripción de un PHY.
SéqueestoscampossonCampodecapacidadtecnológica,queeselsociodeenlaceanunciadodurantelanegociaciónautomática.Las...
Me gustaría diseñar Ethernet TAP, con PHY, que pueda conectar a FPGA a través de la interfaz RGMII. Sé que podría hacer esto como allí , pero me gustaría poder Analizar datos de bajo nivel en MAC. La imagen de abajo muestra más o menos lo que m...
Estaba leyendo la especificación SGMII y la documentación de un convertidor de Gigabit MII a SGMII (consulte MAX24287). No veo un MDIO para controlar los registros de PHY (registro de estado del modo básico, registro de control del modo básico,...
de Wikipedia:
La interfaz independiente de los medios (MII) se definió originalmente como una
interfaz estándar utilizada para conectar un Fast Ethernet (es decir, 100 Mbit / s)
bloque de control de acceso de medios (MAC) a un chip P...
Ahora usamos SCANWORKS Boundary Scan Tool de ASSET para realizar la prueba de fabricación de Ethernet SWITCH. Pero en casi todos los chips PHY de broadcom corp, las interfaces MDI son bits de "Enlace". Esto significa que no hay celdas de explora...
Tenemos una NIC (computadora A) conectada a Marvell 88e1116R a través de un cable Ethernet, el chip Marvell se conecta a Xilinx FPGA, la FPGA está conectada a ADSL Analog front end (AFE), la AFE está conectada a un grado telefónico torcido cable...
Actualización: he leído más sobre esto y lo que puedo concluir es que el phy IC no se ha iniciado correctamente. Todavía no es capaz de averiguar cómo inicializar el dispositivo phy. Vaya a través de las configuraciones de código y correa y h...