En cuanto a una PHY 100BASE-TX, puede utilizar un enfoque como este:
Debe realizar un bucle físico de la MDI en la toma RJ45 y luego generar patrones de prueba en la ruta de TX a la lógica interna de la ruta de PHY TX (es decir, circuitos lógicos analógicos y digitales), recibir patrones en la ruta de RX --- escribir y leer la celdas de exploración de límites apropiadas (BSC) correspondientemente --- y compararlas (patrones).
En el caso de 1000BASE-T, necesita un socio de enlace compatible que organice el bucle remoto.
Además, los circuitos MDI son analógicos (@Paebbels tiene toda la razón aquí), son diferenciales, y alcanzan las clavijas del conector RJ45 no directamente, sino a través de un transformador con una frecuencia central de aproximadamente 30-35 MHz que no se puede alcanzar. se generará a partir del escaneo de límites JTAG incluso como formas de onda digitales.
OMI, actualizar el firmware es más sencillo que usar el escaneo de límites allí.
Si necesita probar un IC de conmutación con PHY integrados, necesita un generador / receptor / comparador de patrones de prueba externos con bucles de retorno internos en cada ruta PHY probada. No veo ningún lugar ni beneficio para JTAG BS allí también.