Tenemos una NIC (computadora A) conectada a Marvell 88e1116R a través de un cable Ethernet, el chip Marvell se conecta a Xilinx FPGA, la FPGA está conectada a ADSL Analog front end (AFE), la AFE está conectada a un grado telefónico torcido cable de par. En el otro extremo del cable hay otro ADSL AFE, seguido por FPGA, luego el chip Marvell PHY que finalmente se conecta a otra NIC (computadora B).
El problema se resume de la siguiente manera:
Flujo de datos de NIC a PHY = ok,
Flujo de datos de PHY a NIC = ¡nada!
Flujo de datos de PHY a FPGA = ok,
Flujo de datos de FPGA a PHY = ok,
Es importante tener en cuenta que cuando las dos NIC intentan hablar entre sí, todo parece estar bien, excepto por dos problemas:
1- Marvell PHY (en ambos lados) recibe datos provenientes de FPGA sin problemas, pero no retransmite los mismos datos a NIC (en cualquiera de las computadoras A o B). Probamos muchas soluciones sin suerte.
2- se notó que ambas NIC intentan transmitir al mismo tiempo.
Si intentamos conectar las dos NIC directamente (solo para verificar la configuración de nuestra red), todo funciona bien.
Estamos golpeando una pared de ladrillos con este problema. Su amable asistencia es muy apreciada.
Lista de verificación:
1- Conjunto de registros de cruce de Marvell PHY (marcado).
2- Pin de reinicio de Marvell (marcado).
3- Estado del enlace entre NIC y PHY (marcado).
4- Pruebas de bucle invertido (marcadas).
5- Dirección MAC de PHY (no aplicable en nuestro escenario. PHY actúa como dispositivo de paso).
6- configuración de red de computadora / NIC (marcada. La conexión directa de NIC a NIC funciona bien, pero cuando agregamos el bloque PHY / FPGA en medio; surge el problema anterior).
Por favor ayuda ..
Mis mejores deseos, F. Sulaiman