Espero que alguien pueda ayudar:
En los días en que comencé con la computación (C64 y posteriores Amigas) las tarjetas de ranura de expansión con capacidad de coprocesamiento eran relativamente comunes. Estoy buscando un análogo moderno a est...
Estoy enfrentando un problema con el PCIe en mi circuito. La detección de PCIe no está ocurriendo.
Estamos utilizando una tarjeta de procesador imx6q conectada a nuestra tarjeta de soporte. La placa procesadora viene con opción de
Con el...
Tengo una pregunta sobre la configuración de bifurcación de PCIe al arrancar en el sistema X86.
Normalmente, podemos configurar el controlador PCIe para que sea X16, dos X8 o cuatro X4 en el menú de shell UEFI. Sin embargo, hay una forma de dete...
Actualmente, he estado tratando de trabajar en la virtualización de una placa base de un viejo equipo Lucent BZ5000, mi idea es emular el BIOS de ese equipo en una PC moderna y poder conectarme físicamente a la PC:
-Una tarjeta controladora...
Un punto final de FPGA necesita transferir grandes cantidades de datos a la memoria RAM del procesador host a través de DMA. Por lo tanto, la asignación de memoria a una sola RAM podría no ser posible. Normalmente, las PC o servidores de gama al...
Quiero conectar un microcontrolador con un puerto PCIe x1 a un ASIC con interfaz PCIe x4. No es posible conectar el microcontrolador al carril 0 de ASIC, y debe estar conectado a otros carriles (como lo que se muestra en la imagen). ¿Es posible...
Así que eché un vistazo al pinout de un conector mPCIe (y al pinout descrito en la especificación básica de PCIE 2.0).
Pero no estoy seguro de qué señales son realmente obligatorias para usar como se declara en la descripción del pinout "estánda...
Estoy interesado en crear un dispositivo que pueda enchufar en una ranura PCIe que pueda capturar paquetes de protocolo PCIe.
En la misma línea, encuentre una solución de bajo costo para que un aficionado pueda crear sus propios dispositivos de...
Pasé por algunos documentos PCIe. Lo que encontré es que "la tasa de transferencia de PCIe es 2Gbits por segundo . ¿Entonces 2 Gbps es la tasa máxima o es la única tasa a la que dos dispositivos PCIe pueden comunicarse?
Editar: ¿Es posible t...
Estaba buscando FPGA con IP duras PCIe. Y encontré algunos FPGA con más de un IP duro. ¿Cuál es la ventaja de tener más de una IP dura en un solo FPGA?