Habiendo examinado el archivo de la pizarra que publicaste, el problema es bastante claro, básicamente necesitas comenzar de nuevo. Me temo que esta respuesta va a sonar bastante contundente.
El problema principal que es inmediatamente obvio: ninguno de sus seguimientos de PCIe se enrutan de manera diferente. Este es el principal problema y muestra una falta de conocimiento fundamental en el enrutamiento de alta frecuencia.
Una vez que llega a las frecuencias de varios GHz en las que se ejecuta PCIe, ya no está en una situación en la que solo puede enrutar trazas donde quiera y esperar que las cosas funcionen. En su lugar, debe seguir el diseño teniendo en cuenta que está intentando guiar las señales de radiofrecuencia a través de las guías de onda en su PCB.
Cuando se trata de enrutar pares diferenciales de alta frecuencia, debe:
-
Ruta diferencial : las trazas P y N deben seguirse unas a otras en cada movimiento.
-
Impedancia de coincidencia : las trazas en las frecuencias de RF actúan como guías de onda con una impedancia característica. Las trazas correctamente enrutadas tendrán una impedancia constante en toda su longitud. Esto debería ser ~ 100Ohm para PCIe.
-
Match Phase : cuando una traza diferencial gira en torno a una curva, la traza en el interior cubre menos distancia. La coincidencia de fase en las esquinas básicamente agrega una pequeña desviación a la traza interna para garantizar que ambos recorran la misma distancia y que las trazas permanezcan en antifase.
-
Separe los diferentes pares : si ejecuta dos pares diferenciales demasiado juntos, se juntarán entre sí, afectando la impedancia y causando interferencias problemáticas. Como regla general, el espaciado entre pares (separación de diferentes pares) no debe ser menos el doble del espaciado entre pares (separación de P y N)
-
Minimice los stubs y splits : cada vez que tiene un stub o un split en una línea de transmisión, cambia la impedancia característica y termina con reflejos (como ecos) que destruyen la integridad de su señal.
-
Minimizar las vías : cada vez que la traza atraviesa el tablero provoca una falta de coincidencia de impedancia y atenuación de la señal. Para las frecuencias altas, debe minimizar el número de vías, y para las vías de impedancia de diseño de frecuencias muy altas.
No parece haber realizado ninguna de estas disposiciones en su diseño. Como resultado, el tablero es básicamente inútil.
En términos de tratar de usar resistencias de la forma en que tiene que aislar pares, es posible, pero requiere una planificación y un diseño cuidadosos para minimizar los trazos resultantes. En realidad, necesitaría dos conjuntos de resistencias en el punto donde un par se divide para seleccionar en cuál de los dos caminos pueden bajar las señales. Puede salirse con la suya con este enfoque para Gen 1 y quizás con Gen 2 si tiene suerte.
Sin embargo, a altas frecuencias (especialmente PCIe Gen 3), sería mucho mejor usar multiplexores PCIe dedicados. Estos son componentes que simplemente actúan como interruptores SPDT, pero con características diferenciales y de alta velocidad cuidadosamente adaptadas. A continuación, utiliza una señal lógica para seleccionar en cuál de los dos caminos puede bajar una señal (o venir).
TL; DR; Lee un enrutamiento diferencial de alta frecuencia y comienza el tablero desde cero.
.