En términos de conexión de un punto final x4 a un host x1, eso es perfectamente factible. Se requiere según la sección 4.2.4.10.1 de la Especificación Base de PCIe V3.0 que:
La capacidad de un puerto xN para formar un enlace xN así como un enlace x1 (donde N puede ser 32, 16, 12, 8, 4, 2 y 1) es requerido .
Emphasis mine
Por lo tanto, no tendrá problemas para conectar el carril 0 de su ASIC a la MCU.
Sin embargo, la pregunta es si puede o no conectarse a cualquier otro carril que no sea el carril 0 en el ASIC. La respuesta a su pregunta puede responderse como nada más que "tal vez" debido a la falta de documentación específica en los dispositivos. De la misma sección de la norma:
El soporte para la inversión de carril es opcional .
• Si se implementa, se debe realizar una reversión de carril tanto para el transmisor como para el receptor de un puerto dado para un enlace de varios carriles.
• Un ejemplo de inversión de carril consiste en el carril 0 de un puerto ascendente conectado al carril N-1 de un puerto descendente donde el dispositivo descendente o ascendente puede invertir el orden del carril para configurar un enlace xN.
Emphasis mine
Algunos dispositivos PCIe admiten la inversión de carriles, lo que generalmente permite que el carril 0 se asigne al carril N-1, manteniendo todos los carriles en orden (por ejemplo, 0,1,2,3 se conectan a 3,2 , 1,0). Sin embargo, la especificación no lo requiere, por lo que es completamente dependiente del dispositivo.
Si su ASIC admite la inversión de carril, puede conectar su MCU al carril 3 del ASIC. Sin embargo, si el ASIC no implementa la función opcional, la conexión de la MCU a cualquier otra cosa que no sea el Carril 0 fallará.
