Estoy leyendo un libro sobre arquitectura de computadoras, y dice que, en los dispositivos activados por flanco temporizado, el retraso de la contaminación generalmente es distinto de cero, y se supone que el retraso de la contaminación de los r...
Un esquema de Lattice Semiconductor incluye el flip-flop diagramado en D. Este D flip / flop acepta, entre otros, una señal Set / Reset.
Habría entendido una señal Set. Habría entendido una señal de reinicio. Incluso habría entendido las seña...
Estoytratandodeusarun D flip flop y un botón pulsador como un simple interruptor. Mi objetivo es este: cada vez que presiono el botón, la salida del FF cambiará de estado.
Puse un circuito en un simulador y funcionó bien. Implementé un circu...
Un flip flop es un circuito secuencial y almacena un valor de 1 bit,
pero está diseñado utilizando solo puertas básicas, universales y un circuito de retroalimentación. Entonces, ¿cómo puede almacenar o manejar un valor de 1 bit?
Pensé que se...
Tengo algunos problemas para encontrar un ejemplo de la inestabilidad temporal que motiva al flip-flop. Dondequiera que miro, las explicaciones son terriblemente hadas (o, al menos, mi entendimiento es). por ejemplo, aquí explican que puede ha...
¿Por qué los enclavamientos y los esquemas de reloj de 2 fases son mal vistos en el moderno diseño ASIC de alta velocidad? Entiendo que los diseños basados en flip-flop de un solo borde son más fáciles para las herramientas STA, pero ¿existen ot...
Los circuitos que describo están hechos completamente de compuertas lógicas de la serie 7400 (7402, 7404 y 7408 ic).
Estoy tratando de construir un detector de pulso de borde ascendente (positivo) utilizando puertas lógicas.
El siguiente circ...