Preguntas con etiqueta 'fir'

1
respuesta

Modelo de FSM de máquina de estado finito del filtro FIR en VHDL para FPGA

Quiero hacer un modelo FSM de FIR, para eso necesito escribir la línea del código de cálculo FIR en la implementación de FSM. Aquí está el código real y correcto para FIR entity fir_4tap is port( Clk : in std_logic; --clock signal...
1
respuesta

Filtro FIR de fase lineal y no lineal

Estoy confundido acerca del filtro de abeto lineal y no lineal. Tengo esta descripción del espacio de solución para fase lineal y Filtros FIR de fase no lineal para un conjunto dado de especificaciones. Región 1 representa el conju...
1
respuesta

¿Cómo balanceamos un FIR alrededor de su centro?

¿Cómo balanceamos una FIR alrededor de su centro? Me hicieron esta pregunta en una entrevista. ¿Qué significa esto? ¿Es el punto central el punto correspondiente al pico de respuesta al impulso?     
1
respuesta

Cómo decidir reducir las frecuencias de filtro en caso de usar ADC (Flujo: señal analógica a ADC a bits a fir_filter a filter_output) [cerrado]

El filtro FIR debe usarse para eliminar el ruido. No sé las frecuencias del ruido que podrían estar sumándose a la señal de realimentación analógica que estoy tomando. El ADC toma solo un valor de voltaje de a como una retroalimentación y da...
1
respuesta

error al definir múltiples parámetros

Quiero definir 19 parámetros de 16 bits de manera que pueda llamarlos como b [0], b [1], b [2], ... este es mi código: module optimizedSourceFIRfilter(aclk, s_axis_data_tvalid, s_axis_data_tdata, s_axis_data_tready...
1
respuesta

Problemas con el filtro IIR en los sistemas de control PID

El siguiente diagrama representa el sistema: Aquí viene una descripción más: La entrada del sistema (referencia o referencia es cero). Y, en realidad, el objetivo del controlador es mantener la salida del sistema en cero. En est...
2
respuestas

Resultado de la salida del filtro FIR Interpretación Mientras que la entrada se toma de ADC161S626: 16 bits

He implementado un filtro de paso bajo FIR de 20 órdenes, frecuencia de corte de 1000 HZ en Sparten - 6 FPGA. Primero calculo los coeficientes en Matlab, luego los puse directamente en código vhdl. Aquí están mis coeficientes. H(0) <= to_si...
2
respuestas

reverberación de convolución de fuerza bruta en FPGA

Soy completamente nuevo en el mundo de los FPGA, y me gustaría tener una idea de lo que es posible lograr, y como tengo interés en los algoritmos de reverberación de convolución, usaré ese ejemplo. Entonces, dada una respuesta de la sala de 1...
2
respuestas

Eficiencia del filtro FIR en lenguaje verilog

Implementando un coeficiente de unidad de 4 toques FIR, ¿es este código eficiente en potencia y área? always@(posedge Clk) begin //unit delays using flip flops xn0<=Xin; //x[n] xn1<=xn0; //x[n-1] xn2<=xn1; //x[n-2] xn3<=x...
0
respuestas

Correlación entre los artefactos que suenan y la respuesta de Impulse

Entiendo que cada filtro (no trivial) genera un artefacto que suena a medida que la energía se disipa a medida que avanza el tiempo. Me pregunto si existe una correlación entre la respuesta de impulso (de un filtro lineal y no lineal) y el artef...