Preguntas con etiqueta 'digital-logic'

2
respuestas

¿Uso de SR Latch cerrado “seguro”?

Acabo de enterarme de SR Latches, D Latches y sus versiones cerradas y tengo una pequeña pregunta candente. Por supuesto, con el SR Latch, el profesor nos dijo que la condición "11" no puede ocurrir porque el circuito es inestable enlace...
1
respuesta

Uso del acoplamiento capacitivo para implementar la transición de pulso

Estaba leyendo sobre flip flops maestro-esclavo, utilizado para implementar el disparo por flanco y leí que en lugar de usar configuraciones de esclavo maestro, el uso del acoplamiento RC para las entradas de reloj también podría permitir la tra...
1
respuesta

cómo crear un circuito de puerta y

Tengo una fuente de 4.5V. Conecté el terminal + a una resistencia de 15ohms, la resistencia está conectada al extremo + de un LED verde, el extremo de un LED verde está conectado de nuevo a la batería para completar el circuito. Observo que el L...
1
respuesta

flip-flops activados por nivel en el registro de desplazamiento

Estoy estudiando los registros de turnos. Mi libro menciona que los flip-flops activados por nivel no pueden usarse para hacer un registro de desplazamiento de salida de serie en serie. ¿Cuál es la razón de esto?     
1
respuesta

diseñar una contraseña usando un circuito secuencial

Diseñe un circuito digital secuencial que detecte una contraseña de 4 dígitos BCD. Suponga que está utilizando # como una tecla de ingreso en la que su circuito decidirá que la contraseña es correcta (salida = 1) o incorrecta (salida = 0). Asign...
3
respuestas

Puerta lógica exótica

Tengo una operación de negación y dos tipos de "puertas lógicas" con las siguientes salidas (A, B son entradas): "puerta" 1: A | B | OUT x 0 1 0 x 1 0 0 1 0 1 x (no output) 1 0 x (no output) x x x (no output) 1...
2
respuestas

Implementar lógica combinacional usando la entrada de control

Necesito implementar el siguiente bloque. LD proviene de una entrada de control temporizada, pero Adder y Score Register deben construirse usando lógica secuencial. Cuando controlo las salidas 1, cargo mi puntuación en el registro de punt...
2
respuestas

Async FIFO maestro / esclavo

Considere una interfaz FIFO asíncrona (por ejemplo, FT245, FT2232H o similar). Como no hay reloj, ¿cómo decides quién merece ser llamado maestro? ¿O lo llamas controlador en su lugar?     
1
respuesta

contadores lógicos secuenciales

Tengo una tarea para crear un contador que cuente de la siguiente manera, dependiendo de la entrada y si y = 0 - > 0, 6, 3, 2, 1, 0 ... si y = 1 - > 0, 5, 4, 7, 2, 1, 0 ... También tiene otra entrada x si x = 0 cuenta (por ejemp...
1
respuesta

Frecuencia de reloj máxima para multiciclo vs canalización

Supongamos que tienes latencias: IF: 10 ns ID: 11 ns EX: 12 ns MEM: 13 ns WB: 14 ns ¿Cuál es la frecuencia de reloj máxima posible para una tubería con este diseño? Encontré información en línea que sugiere que la frecuencia de reloj máxima...