Acabo de enterarme de SR Latches, D Latches y sus versiones cerradas y tengo una pequeña pregunta candente.
Por supuesto, con el SR Latch, el profesor nos dijo que la condición "11" no puede ocurrir porque el circuito es inestable
Gated D Latch
Luego, aprendimos sobre el pestillo D, que tiene una sola entrada en lugar de 2, y elimina la condición "11" de ocurrir alguna vez.
Peroenestepuntomedicuentadequealpasarde2entradast01,elpestilloDtambiénpierdelacapacidaddealmacenarunvalormientraslaseñaldelrelojesaltaporquesiempreserá"01" o "10" y la configuración o restablecer.
Así que estaba un poco confundido por eso, ¿qué pasaría si el reloj estuviera conectado y fuera de ciclo una y otra vez, y quisiera que simplemente almacenara el valor? ¿Por qué no un seguro cerrado SR? Así que acabo de agregar algunas puertas al frente para filtrar la condición "11".
Entonces, ¿por qué no se usa esto, o no? ¿O cómo los elementos de memoria que usan esto almacenan su valor cuando el reloj está alto? Nuestro profesor no mencionó esto, así que solo tengo curiosidad.
Latch SR "seguro"
Safe Gated SR Latch