Para un sumador completo con signo de 4 bits, el rango de salida en decimal es de -8 a +7. Creé un sumador completo de 4 bits firmado en verilog y lo simulé. Cuando agregué +5 y +3, obtuve una suma de -8 y overflow = 1. Esto debería ser correcto ¿verdad? Cuando agregué +3 y -1, obtuve una suma de +2 y un acarreo de 1. ¿Esto es correcto o mi código es incorrecto?