¿Por qué esta configuración de entrada de comparador analógico?

5

Mi comprensión de un comparador analógico es que tiene un voltaje de referencia fijo aplicado a una entrada y una señal de CA a la otra entrada, cuando el voltaje de la señal > voltaje de referencia, la salida del comparador será lógica alta, o lógica baja.

Estaba mirando la etapa de entrada de uno de los comparadores analógicos de la MCU. Señal aplicada en AIN0, referencia en AIN1, pin5 alterna entre Vcc y 0 para cambiar AIN1 en + - ~ 0.04V.

Pero lo que no entiendo es que tiene una resistencia de 100k (R2) que conecta ambas entradas. ¿Cuál es el propósito de eso? ¿Eso no haría que la referencia también varíe?

Cualquier sugerencia es muy apreciada, gracias.

    
pregunta Hypomania

2 respuestas

6

La unión de R3 y R4 puede (debe) considerarse que produce un voltaje de CC fijo de Vcc / 2. C2 suaviza cualquier ondulación de CA en este voltaje manteniéndolo libre de variaciones inyectadas por la señal de entrada a través de la resistencia de 100 k (R2).

  

Pero lo que no entiendo es que tiene una resistencia de 100k (R2) que se conecta   Ambas entradas. ¿Cuál es el propósito de eso?

No, R2 simplemente toma la polarización Vcc / 2 y aplica ese nivel de CC al pin 7 para centrar aproximadamente el pin 7 en la parte central del rango de la entrada del comparador.

R5 también acopla Vcc / 2 al pin 6, lo que influye en el pin 6 en Vcc / 2, pero el pin 5 puede modificar ese punto de polarización mediante la resistencia R6 de 1 Mohms.

No sé dónde se usa el circuito o para qué, pero parece un tipo de decodificador de datos en el que entran datos desconocidos como "entrada de señal" y se utiliza el pin 5 (posiblemente a una tasa de conmutación de alta frecuencia) para ajustar el punto de activación del comparador.

Si puede proporcionar más detalles, me complacerá llenar otros vacíos.

    
respondido por el Andy aka
5

R3 y R4 (gracias por darles las designaciones) proporcionan un punto de referencia de suministro medio. Con 2 x 10k resistencias, la impedancia de la fuente es 5k.

AIN0 no tiene una ruta de CC a tierra debido al condensador. Necesitamos desviar esto a la mitad del suministro para que la señal de CA entrante oscile alrededor de la mitad del suministro. El 100k R2 proporciona el sesgo. C2 mantiene la referencia estable y evita que la CA la perturbe significativamente en el extremo superior de R2. Con 100k y 10u, la constante de tiempo RC será de 1 s, por lo que tendrá que comparar esto con la señal de entrada esperada para ver si esto va a ser un problema. (Es de suponer que el diseñador ha hecho este trabajo y que no hay problema).

  

Pensé en una pregunta, por qué la señal de par AC y luego la pareja DC, asumiendo que el pk-pk de la señal es ~ Vcc (Sé que no mencioné esto en la pregunta, pero en tal caso, eso haría redundante el acoplamiento AC ?

El acoplamiento de CA elimina cualquier componente de CC y permite que la señal acoplada se haga referencia a la mitad de la alimentación y ahora puede ser positiva y negativa con respecto a eso. Esto significa que puede aceptar una señal que oscile alrededor de cero voltios, o un voltaje negativo o positivo.

    
respondido por el Transistor

Lea otras preguntas en las etiquetas