Hay un montón de archivos necesarios para ejecutar una simulación de Aldec. ¿Cuál es el conjunto mínimo?
Claramente, esto debe incluir la fuente Verilog / VHDL, cualquier banco de pruebas y un archivo de proyecto. También debe incluir la lista de señales de la ventana de forma de onda.
Los sufijos de archivos específicos que pueden o no ser necesarios son: adf, aws, cfg, dat, ini, log, mgf, order, rlp, set, wsp, wsw.
Los únicos archivos que verifico en mis repositorios son la fuente VHDL más bancos y archivos adf. Todos los demás se crean automáticamente.
Acabo de agregar los archivos adf a un nuevo espacio de trabajo. Siempre coloco la fuente VHDL en una carpeta src en la misma carpeta que el archivo adf.
No puedo recordar qué archivos definen la vista de la forma de onda si desea preservar eso también. Aldec cambió su visor de forma de onda (para la peor IMO) y no lo he usado mucho desde que no he trabajado en un lugar lo suficientemente afortunado como para poseerlo.
Lea otras preguntas en las etiquetas aldec