¿Cómo puedo calcular si una determinada IP encajará en un determinado FPGA?
Si la unidad de medida de un tamaño de FPGA es la LUT, necesito que FPGA lut > = core lut
Por ejemplo, ¿puedo poner un S1 core (37k tablas de búsqueda) en un Spartan6 LX9 board (xxx luts)?
Muchas gracias
La estimación dada en la descripción del núcleo de IP es solo eso: una estimación. El tamaño real y el diseño pueden variar durante la síntesis, dependiendo de
y posiblemente algunos otros. La estimación dada para una arquitectura FPGA particular generalmente no está tan lejos en el espacio absoluto utilizado, pero la ubicación de un bloqueo de IP también afectará a la ubicación de otros componentes, de una manera altamente no lineal.
Por lo tanto, lo mejor que puede hacer es probar si su proyecto aún se compila en un archivo de salida válido, y si se pueden cumplir los tiempos.
No hay un límite rígido entre "compilar" y "ya no compila", sino más bien un área borrosa donde funciona con cierta probabilidad (y volver a intentar una compilación fallida puede funcionar), y cuanto más alto vaya, ese número descenderá hacia cero.
Puedes crear un pequeño proyecto con tu IP y crear un contenedor alrededor y ejecutarlo a través de tu herramienta de síntesis. Eso le dará una estimación de cuánto espacio tomará.
Puedes "jugar" con diferentes optimizaciones para encontrar la opción correcta para el proyecto del tour.
En Vivado, no necesitas una envoltura. Puede utilizar la opción "fuera de contexto" para la IP. Pero Viva no admite los FPGAs espartanos.
Lea otras preguntas en las etiquetas fpga